采用硬件加速的宽带数字接收机设计

在线阅读 下载PDF 导出详情
摘要 在FPGA进行硬件加速的基础上,采用10位的高速A/D转换器设计并实现了采样率5Gsps(Gigabitsamplespersecond)、带宽2GHz的宽带数字接收机的硬件实物原型.在所设计的硬件平台上,完成了FPGA硬件加速的FFT算法实现和超分辨率的信号检测算法实现,进而提高了接收机在接收多个信号时的瞬时动态范围(IDR).该设计较之前代在集成度、功耗、体积和动态性能等方面均有显著提升.经实验验证,在高达2GHz的频率范围内,接收机同时接收两个信号时,通过硬件加速的4096点FFT计算,其瞬时动态范围最大可达52dB.
机构地区 不详
出处 《中国计量大学学报》 2018年4期
出版日期 2018年04月14日(中国期刊网平台首次上网日期,不代表论文的发表时间)
  • 相关文献