基于 FPGA的多串口通信设计与实现

在线阅读 下载PDF 导出详情
摘要 摘要:由于 FPGA 属于并行逻辑电路结构,各个串口模块可同时进行数据收发而不会相互影响,利用 FPGA 支持的调用 IP核设计方式,在每个串口模块的前端,为发送和接收端分别配置一个 FIFO 模块,用于对通信数据进行缓存。通过对 FIFO 的 IP 核进行简单设置,为每一个串口模块设计出 FIFO缓冲单元,提高了各路串口的传输效率,从而简单有效的完成各路串口的数据缓冲功能设计。
出处 《科学与技术》 2020年9期
出版日期 2020年09月14日(中国期刊网平台首次上网日期,不代表论文的发表时间)
  • 相关文献