摘要
主要利用硬件描述语言实现FIR数字滤波器的设计。介绍了数字滤波器的研究背景、发展过程和应用现状,分析了传统的数字硬件系统设计方法与采用硬件描述语言的数字硬件系统设计方法的不同,重点阐述了FIR数字滤波器的原理和采用硬件描述语言的设计方法,在QuartusII6.0环境中设计了采样频率为44KHz,截止频率为10.4KHz,输入8位输出8位的线性相位FIR数字滤波器,给出了设计的仿真结果。结果表明该设计能够满足FIR数字滤波器的设计要求,对FPGA硬件资源的利用高效合理。
出版日期
2009年04月14日(中国期刊网平台首次上网日期,不代表论文的发表时间)