学科分类
/ 1
1 个结果
  • 简介:【摘要】Verilog HDL方法背景下,展开建议电子钟设计,不仅可以显示时间,可以精准的完成时间校对,设置闹铃等功能,并且与传统始终相比,减少设计期间很多不必要麻烦,避免出现线路布局问题。对此,本文首先对简易电子钟设计要求以及原理进行阐述,其次分析了各个模块功能实现;最后提出了Verilog HDL下简易电子钟设计相关展望,希望通过本文,能够为相关人员的研究工作提供参考资料。

  • 标签: Verilog HDL 简易电子钟 设计