简介：近年来，随着软件无线电技术，数字信号处理技术以及大规模可编程器件、高速ADC芯片的长足发展和进步，数字接收机设计已成为接收机技术的发展方向。理想软件无线电技术要求对射频信号进行直接采样，而将尽可能多的通信功能用软件加以实现，但目前的技术要实现这一目标还存在不小的困难，一种比较切实的方案是对中频信号进行采样，而将信号的解调、解扩、均衡、判决等处理任务用DSP或FPGA加以实现，从而构成直接中频采样的数字接收机。
简介：锁相环路(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统，具有载波跟踪特性，可以提取淹没在噪声中的信号。锁相环可分为全数字锁相和取样锁相环。其中取样锁相环为数模混合锁相环路，又可分为分谐波采样锁相环和分频式锁相环。分频式锁相环具有较高的稳定度、较低的相位噪声和易于集成等优点，而分谐波采样锁相环还可以提供更低的相位噪声，它们在通信技术中都有着广泛的应用。
直接中频采样PCM／FM数字接收机的设计与实现
分谐波采样锁相环和分频式锁相环的性能比较
