基于FPGA的带自动鉴相三相锁相环的实现

基于FPGA的带自动鉴相三相锁相环的实现

李乾勇

国网遂宁供电公司四川遂宁629000

摘要：目前电压相位检测大多通过锁相环来实现，其在电力电子行业的应用十分广泛。本文分析了三相锁相环原理，并利用Matlab/Simulink建立三相锁相环的仿真模型，仿真验证其锁相特性。最后，基于以FPGA为核心的硬件设备，通过VerilogHDL语言编程实现三相锁相环。搭建逆变器硬件拓扑结构，以锁相环得到的信号作为调制波来得到同相位的输出电压，检测锁相输出效果。仿真及实验结果表明，本文所研究的三相锁相环能准确跟踪参考信号相位，达到理想的锁相效果。

关键词：锁相环；自动鉴相；Matlab/Simulink；FPGA

1三相锁相环原理

锁相环一般由鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）及分频器组成[1-2]。对于三相电路，采用同步旋转坐标变换的方法实现锁相环具有更好的动静态特性和较高的准确性，在此设计方案采用基于同步旋转坐标变换的方法[3]。

在三相锁相环中采用同步旋转坐标变换的方法主要是将在abc三相静止坐标系下的电压矢量转至两相旋转坐标系d-q中[4-6]，如图1所示：

图1矢量相位差示意图

图2三相锁相环原理图

三相锁相环原理图如图2所示。参考值Vqr=0与实际Vq经过PI调节与积分环节得到输出相位θ，然后输出相位作分频处理，作为αβ-dq变换矩阵的矩阵参数，循环调节直到输出信号与输入信号同步。合成电压矢量U的分量αβ在数学上看来是圆参数方程，且其旋转速度为ω1，因此锁相环完成锁定的标志是ω1=ω0，即矢量合成电压矢量U与Ud同步，U在q轴上的分量为零Vq=0成立。

2.仿真及输出性能分析：

图3三相电压不对称情况下的锁相环锁相结果

利用Matlab/Simulink搭建三相锁相环主电路进行仿真分析。选择PID参数KP=0.75，KI=192，KD=0，设定输入三相电压幅值比为1：1.2：8，仿真结果如图3所示，验证了方法原理的正确性。

3三相锁相环的FPGA实现结构

3.1鉴相方法

相序是指三相交流电的相位关系。鉴相即对A、B、C三相相序的检测。这里采用软件电路来实现鉴相，其具体推导过程如下：

设三相待测相序a相、b相、c相数学表达式为式（1）中所示：规定任意一相为a相，求取其余待测两相的相序的方法如下：

3.2三相锁相环控制环节

三相锁相环控制环节的硬件结构包括d-q坐标变换模块，PI滤波与VCO模块和正余弦查表模块，其中前两个模块的设计方法如下：

（1）d-q坐标变换模块设计

由图2可知，三相锁相环计算中只利用q轴分量，那么根据式（2）和式（3）计算d，q坐标变换，则需要进行6次乘法、6次加法和3次三角函数计算。为减少三角函数的计算次数，我们采用一种优化计算方法，根据式（2）和式（3）得：

（5）

式（5）中的计算通过1位左移实现，那么实现式（5）的计算，需要4次乘法、4次加法、2次三角函数计算。其中d-q坐标模块的硬件结构见图8中d，q坐标变换模块和正余弦查表模块。

（2）PI滤波与VCO模块设计

图4锁相环实验波形

如果Kp，Ki，T取正值，易证明式（7）的特征根在ω平面的左半平面，系统是稳定的。但Kp，Ki，T决定了三相锁相环系统的动态特性。

4实验及实验结果分析

三相PLL控制电路及其他调制辅助电路，包含ADC驱动，SPWM输出，键盘接口等模块，均采用VerilogHDL硬件描述语言编程，在CycloneEP1C6Q240C8芯片上分析综合并布线实现。

通过FPGA运行，可以在电脑上得到输出的相位和锁到的相位。为了在示波器上验证，搭建了一个二电平单相逆变电路，将锁到的波形作为调制波，利用SPWM原理逆变出对应的电压波形，如图4所示红色代表A相电压，绿色代表PLL的逆变的电流输出波形，可见PLL输出信号跟踪到了a相电压输出波形。

5结论

本课题分析了三相PLL的工作原理，利用Matlab/Simulink建立三相锁相环的仿真模型，搭建了三相锁相环主电路及其控制电路的硬件装置，并设计了基于FPGA的三相PLL控制器集成了d-q坐标变换、PI调节器、VCO、ADC驱动和其它电路模块。实验表明，基于FPGA硬件实现的三相PLL可实时跟踪三相电压相位，其动态和静态特性良好。

参考文献：

[1]龚锦霞，解大，张延迟.三相数字锁相环的原理及性能[J].电工技术学报，2009，24（10）：94-99.

[2]Se-KyoChung，Member，IEEE.PhaseTrackingSystemforThreePhaseUtilityInterfaceInverters[J].IEEETRANSACTIONSONPOWERELECTRONICS，2000，15（3）：431-438.

[3]吴帅，杨文焕，陈斌，夏明豪.三相电压锁相环模块化自动代码生成[J].电子科技，2015，28（7）：31-33.

[4]李继侠，杨苹.基于解耦的双同步坐标系的三相锁相环设计[J].电源技术，2015，39（3）：600-603.

[5]胡海华.基于FPGA的数字三相锁相环优化设计[J].现代电子技术，2012，35（14）：169-171.

[6]舒泽亮，郭育华，汤坚.基于FPGA的三相锁相环实现[J].电力电子技术，2005，39（6）：126-128.